1나노 반도체를 만드는 기술 '원자층 트랜지스터'
1나노 반도체를 만드는 기술 '원자층 트랜지스터'
  • 이웃집과학자
  • 승인 2022.09.05 18:28
  • 조회수 1973
  • 댓글 0
이 기사를 공유합니다

실리콘 아닌 다른 물질로 ‘더 싸고 작고 성능 좋은’ 반도체를 개발하는 ‘모어 무어(More Moore) 기술’에 탄력이 붙을 전망입니다. 반도체 소자 속 반도체와 금속 사이를 ‘1나노미터(㎚, 10억 분의 1m)’ 이하로 줄이면서 고성능을 유지한 기술 덕분인데요. 

(오른쪽부터) 권순용 교수, 송승욱 연구원(제1저자), 심여선 연구원의 모습. 출처 : UNIST
(오른쪽부터) 권순용 교수, 송승욱 연구원(제1저자), 심여선 연구원의 모습. 출처 : UNIST

UNIST 신소재공학과 권순용·이종훈 교수팀은 반도체 물질과 ‘초미세 금속 전극’이 0.7나노미터(원자 3개 크기)를 두고 수평으로 접합된 ‘고성능 초박막 반도체’ 소자를 원하는 형태로 합성(patterning)하는 데에 성공했습니다. 반도체 칩(Chip)의 성능을 높이려면 칩을 구성하는 개별 소자를 아주 작게 만들어야 하는데, 이를 해결하는 새로운 방법이 나온 것. ‘반도체 소자 미세화’를 앞당길 것으로 기대됩니다.

 

반도체 소자는 ‘전자가 원하는 때에 특정한 위치와 방향으로 움직’여야 제대로 작동하죠. 그런데 칩 하나에 더 많은 소자를 넣으려 개별 소자를 작게 만들면, 전자가 원치 않는 위치로 흐르는 현상(터널링 효과)이 나타나는데요. 이 문제를 풀기 위해 ‘매우 얇은 2차원 반도체 물질’을 연구 중이지만, ‘그에 걸맞은 전극’은 나오지 않았습니다. 

 

권순용·이종훈 교수팀은 고품질의 ‘2차원 반도체’에 걸맞은 ‘2차원 금속 전극’을 화학합성 과정에서 자연스럽게 맞붙도록 하는 방법을 찾았습니다. 2차원 반도체 물질인 ‘황화 몰리브데늄 화합물(MoS₂)’이 2차원 금속인 ‘텔루륨화 백금 화합물(PtTe₂)’의 가장자리 표면에서 화학적으로 합성되도록 한 것입니다.

2차원 금속 전극과 반도체가 0.7nm 간격으로 접합된 고성능 반도체 소자 모식도. 출처 : UNIST
2차원 금속 전극과 반도체가 0.7nm 간격으로 접합된 고성능 반도체 소자 모식도. 출처 : UNIST

제1저자인 송승욱 UNIST 신소재공학과 박사는 “일반적인 2차원 금속은 고온에 불안정해 다양한 소자를 만들기 어렵지만, 2차원 텔루륨화 백금 화합물(PtTe₂)은 섭씨 825도의 고온에도 안정적이라 2차원 반도체가 합성되는 고온에서도 공정이 가능했다”며 “결함 없는 ‘2차원 반도체-금속 접합 소자’를 화학적 기상 증착법으로 구현한 기술”이라고 설명했습니다.

 

금속 전극 옆면 가장자리에 자연스럽게 반도체 물질이 합성되다 보니, 둘의 접합면은 원자 3개 크기로 얇고 소자 합성 과정에서 결함도 거의 발생하지 않습니다. 이 덕분에 금속과 반도체 경계면의 에너지 장벽(쇼트키 배리어)이 이론치에 가깝게 아주 낮았고, 그만큼 전자 이동이 쉬워졌는데요. 이상적인 ‘쇼트키-모트 법칙(Schottky-Mott condition)’을 쉽게 따른 것입니다.

 

연구진은 이 기술을 이용해 2인치 상용 실리콘 웨어퍼(wafer)에 2차원 금속으로 패턴을 만들었습니다. 이를 주형(template) 삼아 2차원 반도체를 화학적으로 조립했습니다. 이렇게 하면 2차원 반도체가 2차원 금속의 패턴을 따라 스스로 배열되면서 합성되므로 ‘정렬된 2차원 반도체-금속 접합 소자’를 구현할 수 있습니다. 기존처럼 조각 시편 수준이 아니라 상용 실리콘 웨이퍼 위에 대면적으로 제작하는 공정이라 상용화를 위한 대량생산에 더 가깝습니다.

실리콘 웨이퍼에 새로 개발한 2차원 금속-반도체 소자를 패터닝한 이미지. 출처 : UNIST
실리콘 웨이퍼에 새로 개발한 2차원 금속-반도체 소자를 패터닝한 이미지. 출처 : UNIST

권순용 교수는 “수평형 금속-반도체 접합을 원하는 형태와 크기로 배열할 수 있어 반도체 크기에 따라 정교하고 체계적으로 소자 측정이 가능하다”며 “특히 원자층 트랜지스터 내 반도체-금속 간 접합의 접촉 비저항과 전자 전송 길이가 지금껏 구현된 2차원 소자 중에 가장 작아, 초미세 집적회로에서 우수한 성능을 갖는 차세대 반도체를 구현하는 데 도움 될 것”이라고 기대했습니다.

 

이 성과는 국제학술지 ‘네이처 커뮤니케이션스(Nature Communications)’ 8월 22일자에 출판됐습니다.

논문명 : Atomic transistors based on seamless lateral metal-semiconductor junctions with sub-1-nm transfer length

 

#용어설명

1. 반도체 소자 

반도체 소자는 실리콘과 같은 반도체(전기 흐름을 조절하는 물질), 금속(도체, 전기가 잘 통하는 물질), 절연체(부도체, 전기가 안 통하는 물질) 등으로 구성돼 있다. 각종 전자제품에 들어가는 반도체 칩의 경우 단위 소자(회로) 여러 개가 집적돼 있다. 무어의 법칙(Moore's Law)은 2년 주기로 이 소자 집적도가 2배씩 향상된다는 것이다. 소자 집적도 높아지면 반도체의 정보 처리 속도 등이 빨라진다. 인텔(Intel)의 공동 설립자인 고든 무어(Gordon Earle Moore)가 1965년에 내놓은 것으로, 소자 집적의 한계로 인해 2016년 2월 무어의 법칙은 공식적으로 종말을 맞았다.

2. 쇼트키 장벽(Schottky barrier)

서로 다른 에너지 밴드를 갖는 금속과 반도체가 맞닿는 경우 전자가 넘어야 하는 에너지 장벽이 생긴다.

3. 모어 무어(More Moore) 반도체 

상용화된 반도체 소자를 구성하는 실리콘 반도체 대신 그래핀과 같은 새로운 2차원 소재를 이용해 소자 집적 한계를 극복하려는 움직임을 뜻한다. 소자 집적도를 높이기 위해 회로 선폭을 좁히다 보면 ‘터널링 효과(tunneling effect)’가 발생한다. 나노미터(㎚, 10억 분의 1m)의 세계는 고전물리학이 아닌 양자역학이라는 법칙으로 움직이며, 전자 물질을 뚫고 통과하는 ‘터널링 효과(tunneling effect)’는 고밀도 집적회로를 개발하는 데에 큰 장애물이다. 이에 5㎚ 또는 그 이하의 회로 선폭을 가지는 칩을 만드는 것은 불가능하다고 여겨지게 됐다. 이를 극복하기 위해 업계에서는 실리콘이 아닌 새로운 반도체 재료로 칩 만들자는 ‘모어 무어(More Moore)’ 움직임이 시작됐다. 대표적인 후보 재료로는 그래핀과 같은 2차원 신소재를 들 수 있다.

4. 이온(전자) 주입 공정(ion implantation)

이온 주입공정을 통해 반도체(실리콘)의 전기전도도를 조절할 수 있다. 이온 주입공정을 통해 쇼트키 장벽을 넘는 전자의 숫자를 늘릴 수 있다

5. 전자 수송 길이(carrier’s transfer length)

금속과 반도체의 접합에서 실제로 전자가 이동 할 수 있는 통로의 길이. 전자 전송 길이가 짧을수록 금속 전극 및 접합 길이의 미세화에 따른 반도체 소자의 성능 저하를 피하기 쉽다. 

6. 접촉비 저항(contact resistivity)

금속과 반도체의 접합에서 전자의 이동을 방해하는 정도를 나타내는 값. 접촉비저항이 낮을수록 더 많은 전자가 방해받지 않고 쉽게 이동할 수 있다.


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.

  • 충청남도 보령시 큰오랏3길
  • 법인명 : 이웃집과학자 주식회사
  • 제호 : 이웃집과학자
  • 청소년보호책임자 : 정병진
  • 등록번호 : 보령 바 00002
  • 등록일 : 2016-02-12
  • 발행일 : 2016-02-12
  • 발행인 : 김정환
  • 편집인 : 정병진
  • 이웃집과학자 모든 콘텐츠(영상,기사, 사진)는 저작권법의 보호를 받은바, 무단 전재와 복사, 배포 등을 금합니다.
  • Copyright © 2016-2022 이웃집과학자. All rights reserved. mail to contact@scientist.town
ND소프트